CHIPS Alliance, алианс за насърчаване на отворени чипове и SoCs

чипс съюз линукс фондация

Recientemente под мантията на Linux Foundation се формира нов проект, CHIPS Alliance "Общ хардуер за интерфейси, процесори и системи"(Общ хардуер за интерфейси, процесори и системи), предназначени да популяризират отворени хардуерни системи и разработване на решения, базирани на RISC-V архитектурата.

Основателите на това нов проект "CHIPS Alliance" те са Google, SiFive, Western Digital и Esperanto Technologies. CHIPS Alliance е предназначен да се позиционира като неутрална и независима платформа.

Какво представлява CHIPS Alliance?

Тази платформа ще позволи на различни производители на оборудване (Хардуер) могат да разработват своите проекти заедно, за да създадат отворен CPU внедрени реализации и едночипови системи (SoC), използващи RISC-V архитектурата.

RISC-V (произнася се "Risk-Five") е безплатна архитектура с набор от инструкции за хардуер (ISA), базирана на RISC-подобен дизайн. За разлика от повечето набори от инструкции, RISC-V е безплатен и отворен и може да се използва за всякакви цели.

Позволява на всеки да проектира, произвежда и продава RISC-V чипове и софтуер. Въпреки че не е първата отворена архитектура ISA, но е важна, защото е проектирана да бъде полезна за широк спектър от устройства.

Все пак в момента организацията на RISC-V Foundation се занимава само с архитектура от набора инструкции, но не се занимава със специфични изпълнения.

Ето защо тази нова основа се роди и задачата на CHIPS Alliance е да подготви стандартен дизайн с отворен чип за мобилни устройства, компютърни системи, потребителска електроника и Интернет на нещата.

„Откритото сътрудничество многократно е показано, за да помогне на индустриите да ускорят времето за пускане на пазара, да постигнат дългосрочна поддръжка и да създадат фактически стандарти“, каза Майк Долан, вицепрезидент по стратегическите програми на Linux Foundation. "

Като първоначален принос, основателите на CHIPS Alliance представиха следните проекти за съвместно развитие.

алианс чипове

SweRV ядро

това е 32-битов RISC-V процесор, разработен от Western Digital. Чипът работи на честота 1,8 GHz, Той е изграден върху архитектура с 8-степенни двойни магистрални тръби (двупосочен супермащаб) и е проектиран за производство, използвайки 2nm CMOS технологична технология.

Схеми, документация, CAD модели, дизайн на чипове, микрокод и пълно изпълнение на езика Verilog са отворени под лиценза Apache 2.0.

OmniXtend

Es мрежов протокол, който осигурява последователност на кеша при прехвърляне на данни през Ethernet.

OmniXtend ще ви позволява да обменяте съобщения директно с кеша на процесора и може да се използва за свързване на различни ускорители, устройства за съхранение, устройства с памет (NVDIMM) и мрежови интерфейси към SoC, както и за създаване на системи с множество RISC-V чипове. Проект, прехвърлен от Western Digital.

UVM

Google прехвърли прилагането на универсалната методология за проверка (UVM) за стрес тестване на RISC-V изчислителни елементи и инструменти за проектиране.

По-специално, говорим за персонализиращ се генератор на инструкции, който може да се използва за идентифициране на недостатъци и тесни места на ниво архитектура и микроархитектура.

Компанията да пет, създадени от създателите на RISC-V, те подготвиха първия прототип на процесор, базиран на RISC-V, в допълнение към създаването на нов език за описание на хардуера Chisel заедно с UC Berkeley.

Ще прехвърли генератора на RocketChip SoC към проекта, първоначалното издание на последователния интерфейс TileLink за свързване на компонентите на SoC и рамката на дипломацията.

Като част от съвместния проект, SiFive също ще продължи развитието на езика Chisel и междинното представяне на FIRRTL.

В момента Въз основа на спецификацията RISC-V, различни компании и общности с различни безплатни лицензи (BSD, MIT, Apache 2.0) разработват 21 варианта на микропроцесорни ядра:

10 SoC и 6 чипа, които вече се предлагат в търговската мрежа (SiFive FE310-G000, SiFive Freedom U540, GreenWaves GAP 8, Kendryte K210, NXP RV32M1 и RavenRV32).

Поддръжката за RISC-V съществува от изданията на Glibc 2.27, binutils 2.30, gcc 7 и ядрото на Linux 4.15.

Fuente: https://www.linuxfoundation.org


Оставете вашия коментар

Вашият имейл адрес няма да бъде публикуван. Задължителните полета са отбелязани с *

*

*

  1. Отговорник за данните: AB Internet Networks 2008 SL
  2. Предназначение на данните: Контрол на СПАМ, управление на коментари.
  3. Легитимация: Вашето съгласие
  4. Съобщаване на данните: Данните няма да бъдат съобщени на трети страни, освен по законово задължение.
  5. Съхранение на данни: База данни, хоствана от Occentus Networks (ЕС)
  6. Права: По всяко време можете да ограничите, възстановите и изтриете информацията си.